Zegar dla ad9953/ad9951

[BUBAMUBA]

Cześć.

Mam mały dylemat w jaki sposób dostarczyć zegar dla DDSa.

Widzę że są 2 opcje:
-podłączyć kwarc (ja myślę np o takim http://www.mouser.com/ds/2/417/7b-5226.pdf) i skorzystać z wewnętrznego oscylatora (niestety brak jest informacji o zalecanych parametrach takich jak load capacitance i shunt capacitance więc trzeba by skorzystać z zalecanych producenta kryształu)
-podłączyć oscylator, i tu do końca nie wiem jaki. Z dokumentacji wynika że maksymalna moc wejściowa to 3dBm co przy impedancji 1,5k daje nam amplitudę około 1,6V więc chyba trzeba w takim przypadku zastosować oscylator zasilany 1,8V np taki: http://www.mouser.com/ds/2/741/LFSPXO054...87555.pdf. Tylko ze z tego co widziałem na schemacie NA200 tam jest zasilany z 5V.

A wy co o tym myślicie ? Które rozwiązanie jest lepsze/wygodniejsze. W dokumentacji nie ma wzmianki o wpływie źródła zegara na wydajność za wyjątkiem wzmianki o tym że moc sygnału powinna być jak największa aby otrzymać najmniejsza zakłócenia fazowe. Kwarc oraz generator są praktycznie w tej samej cenie. Różnicą jest tylko to że dla kwarców jest więcej dostępnych częstotliwości pracy.

[SP4EJT]

Ja zasilam generator 3,3V i jest git.
Jeśli chcesz mieć małe szumy fazowe to nie da się tego osiągnąć na generatorach za cenę do 10 zł, tu trzeba wydać pomiędzy 50 a 100zł.
Co wygodniejsze dla Ciebie zależy od Ciebie
... natomiast najlepiej dostarczyć gotowy sygnał np. 500MHz (w sensie że bez użycia PLL).

[SP4EJT]

Apropos siły sygnału z generatora ...
Prowadziłem ostatnio eksperyment w którym to podłaczyłem wyjście DDSa do analizatora widma i zmieniłem siłę sygnału z generatora poprzez wstawienie rezystora 3k3 pomiędzy wyjście generatora a wejście AD9951. Zmniejszyło to sygnał z około 3V do około 1 V (chyba ... jak wspomniałeś wejście ma impedancję 1,5k więc zrobił sie z tego dzielnik napięcia).
Żadnych zmian w ilości /wielkości spursów i harmonicznych nie zauważyłem.
Eksperyment przeprowadzałem w nadziei że zmniejszę jakoś sygnał o częstotliowości PLL/4 na poziomie -40dBc co mnie załamało !
Zrób sobie test i sprawdź czymś (analizator, TRX, skaner, ...) a zobaczysz/usłyszysz, sygnał o częstoliwości dokładnie 4 razy mniejszej od zegara jakim popędzasz DDSa, niezależnie od tego jakie FTW wyslesz do DDSa !!!
Mało tego ... inne sygnały mieszają sie z nim i tworzą ostry bałagan na ekranie analizatora widma.
Dla zobrazowania tego zjawiska opisze po chłopsku : Jeśli popędzasz DDSa na 400MHz to będziesz miał zawsze sygnał na 100MHz o sile około -40dBc w stosunku do największego możliwego do uzyskania sygnału użytecznego . Wcześniej o tym nie wiedziałem, w nocie aplikacyjnej tez tego nie pokazali ! Czuje się normalnie oszukany.
Okazuje sie zatem że AD9951, AD9952, AD9953, AD9954 nie nadaja się do poważnych zastosowań szerokopasmowych (mam na myśli od 0 do 150MHz). Bo co to jest 40 dB w takim NWT7, NWT200 ( czy innych takich ) skoro jest tam sonda 90 dBc - przez tę dolegliwość cała aparatura pomiarowa obarczona jest sporymi przekłamaniami w wykresie szerokopasmowym. Co innego w wąskim wyselekcjonowanym pasmie. Dla mnie osobiście Jest to dobry DDS ale do zastosowań poniżej 100MHz, dlatego że uważam iż ten sygnał -40dBc powiniem byc juz tłumiony przez na wyjściu DDSa.
Przygotowuje materiał traktujacy o tym - jak zmontuje wszystko do kupy to zapodam na te forum, będą m.in. filmiki z tego co widzi analizator.

[SQ8MVY]

Witam

Marcinie, sam pisałeś obsługę DDS-a, czy używasz jakiejś gotowej syntezy ?

Jak sam konfigurujesz DDS-a, to wyłącz pin SYNC_CLK - domyślnie jest aktywny i jest na nim właśnie SYSCLK/4 - jeżeli tego nie zrobiłeś. Odpowiedzialny jest za to bit nr 1 w rejestrze CFR1. Ustaw go na wartość 1 ( domyślnie jest 0 ).
Można się pobawić jeszcze pozostałymi bitami związanymi z wewnętrzną szyną SYNC_CLK - bo to ona jest taktowana przez wewnętrzny stały dzielnik /4 z SYSCLK.

Zmiana poziomu sygnału generatora taktującego DDS-a nic nie dała, bo i tak przechodzi on wewnątrz przez bufor. Co najwyżej, jak będzie za mały poziom to DDS nie wystartuje. Generowanie sinusa i cała obróbka jest całkowicie cyfrowa, nie wliczając przetwornika DAC na wyjściu.

Tak patrząc na przedstawione wykresy z analizatora widma w PDF-ie DDS-a ( strona 9 - dział TYPICAL PERFORMANCE CHARACTERISTICS) na pierwszej charakterystyce ( Fout - 1MHz, SYSCLK - 400MHz) można zauważyć prążek od SYNC_CLK o poziomie -70.68dBm.

Ale jak przeglądałeś dokumentację, to zapewne to wszystko wiesz.

Czekam z niecierpliwością na wyniki Twoich testów...

Kolego BUBAMUBA, zawsze warto jest taktować DDS-a z zewnętrznego generatora o jak najmniejszych szumach fazowych bez powielania wewnętrzną pętlą PLL

[SP4EJT]

Paweł, dzięki za pomysł, niestety po wyłączeniu Sync_Clk OUT to samo, sygnał fclk/4 nie spadł. Już chyba mam odpowiedź dlaczego tak sie dzieje. Ale teraz jadę na majówke do znajomych. Zgłebię temat po majówce.

---

Poczytajcie sobie :
http://sp4ejt.pl/dds_true.html

[SP4EJT]

Żeby był porządek w temacie to dodam to co poniżej.
Problem sygnału fclk/4 istnieje gdy korzystam z wyjścia DDSa jako niesymetrycznego.
Do tej pory tak robiłem. Gdy zastosowałem transformator na wyjściu (czyli korzystam z obu wyjść jako wyjście symetryczne) problem znika !

[SP8GPQ]

(01-05-2017 20:43)SQ8MVY napisał(a):  Witam

Marcinie, sam pisałeś obsługę DDS-a, czy używasz jakiejś gotowej syntezy ?

Jak sam konfigurujesz DDS-a, to wyłącz pin SYNC_CLK - domyślnie jest aktywny i jest na nim właśnie SYSCLK/4 - jeżeli tego nie zrobiłeś. Odpowiedzialny jest za to bit nr 1 w rejestrze CFR1. Ustaw go na wartość 1 ( domyślnie jest 0 ).
Można się pobawić jeszcze pozostałymi bitami związanymi z wewnętrzną szyną SYNC_CLK - bo to ona jest taktowana przez wewnętrzny stały dzielnik /4 z SYSCLK.

Zmiana poziomu sygnału generatora taktującego DDS-a nic nie dała, bo i tak przechodzi on wewnątrz przez bufor. Co najwyżej, jak będzie za mały poziom to DDS nie wystartuje. Generowanie sinusa i cała obróbka jest całkowicie cyfrowa, nie wliczając przetwornika DAC na wyjściu.

Tak patrząc na przedstawione wykresy z analizatora widma w PDF-ie DDS-a ( strona 9 - dział TYPICAL PERFORMANCE CHARACTERISTICS) na pierwszej charakterystyce ( Fout - 1MHz, SYSCLK - 400MHz) można zauważyć prążek od SYNC_CLK o poziomie -70.68dBm.

Ale jak przeglądałeś dokumentację, to zapewne to wszystko wiesz.

Czekam z niecierpliwością na wyniki Twoich testów...

Kolego BUBAMUBA, zawsze warto jest taktować DDS-a z zewnętrznego generatora o jak najmniejszych szumach fazowych bez powielania wewnętrzną pętlą PLL

Witam
Podpinam się bomam problem z wyborem generatora do NA200 DDS AD9951.
W projekcie jest 30MHz . Czy mogę zastosować 100MHz i jak to ewentualnie zrobić. Generator 30 Mega jest mało słabo osiągalny w sklepach.
Pozdrawiam

[SP2FP]

Jeśli można to podpytam czy np taki generator można zastosować dla ad9952. odpada mnożnik x4 a podobno 500 MHZ nie jest problemem ?
"CRYSTEC"
CVS575S-500.000
SineWave
SAW Based VCSO
link pdf:
https://www.google.com/url?sa=t&rct=j&q=...ibG-aFnYX5

[SQ4AVS]

Pawle jak najbardziej można posiada tylko około 3 krotnie gorszą stabilność od generatora kwarcowego.